余江人才企业单位招聘

英特尔(INTC.US)组织异构多芯片封装技术,个性化MCP设计添速发展

半导体走业不都雅察

本文来自 微信公多号“半导体走业不都雅察”。原标题为“英特尔的封装组织”。

原由基本技术挑衅和财务因素,按照摩尔定律对单片集成电路密度的升迁速度已经放缓。然而,从架构的角度来望,最后制品需求的多样性仍在不息添长。正在采用新的异构处理单元来优化以数据为中央的行使程序。但是,传统的处理器 - 内存接口延长窒碍了这些行使所需的性能产出。坚信Semiwiki的老读者对高级多芯片封装产品的最新挺进已经有所耳闻,也就是基于2.5D硅中介层和基于3D硅通孔拓扑。

然而,起码对吾来说,并不晓畅的是,这些产品会被多敏捷的批准,以及客户会如何激进的扩大设计架构的多芯片整相符空间。比来,吾有机会参添由英特尔(INTC.US)举办的高级封装钻研会,会后吾认为:业界对高级MCP设计的计划将急剧添速。

在钻研会上,关于这项技术发展最引人注现在标迹象,是英特尔封装/测试技术开发(ATTD)副总裁Ram Viswanath的说话,他说 "吾们开发了稀奇的3D和2.5D封装技术,并且吾们期待与客户分享。产品架构师现在有能力探索具有史无前例的周围和功能多样性的MCP。"这是出人预见的说话, 一些会员甚至请求Ram给予确认。千真万确,世界上最大的半导体IDM正亲炎地与客户一首寻求MCP设计配相符。

例如,下面的概念图表现了把CPU,GPU,VR添速器和存储器架构封装到一个仅占原自力元件封装手段六分之一大幼的空间,原封装的尺寸有能够很大 - 会高达100mm x 100mm。(英特尔Xeon系列的Cascade Lake服务器模块是一个76mm x 72.5mm的MCP,包含两个"全刻度尺寸"处理器芯片。)

    对于保守的读者来说,这与前段时间英特尔宣布刚刚首步的代工厂服务带来的感觉是十足迥异的。这边传达了一个清亮的,简明不详的新闻 - 新兴的数据驱动行使程序将行使多芯片封装集成技术(围绕英特尔CPU或FPGA),英特尔ATTD营业部分会致力于声援这些稀奇的客户设计。

下面将介绍一些英特尔MCP的历史,和2.5D和3D封装技术的细节,以及一些正在进走中的对异日封装技术的钻研

MCP History

钻研会终结后,吾随访了Ram V.,他对英特尔MCP技术的研发有雄厚的见解。他说,"英特尔在多芯片封装方面拥有大量的经验。例如,吾们正在推出一项独一无二的嵌入式硅桥技术,用于芯片间封装连接,已经研发了十多年。这栽技术能做到芯片间宽接口连接,且具有矮pJ/位功耗,以及芯片间矮信号消耗和矮成本的特性。"下图描绘了相邻芯片边缘的bump块之间的互连迹线- 一个关键指标是 (bump的密度和平均die周长内可绕线的迹线长度)

    “技术开发的重点是将硅桥嵌入基于面板的有机封装拼装流程中。桥接线的位置和角度请求专门庄严。“,Ram不息说道。

Ram展现了采用嵌入式桥接器的带有HBM内存的Stratix FPGA模块的示例。“此产品路线图首于英特尔在收购之前制造Altera FPGA时的几个SKU。自当时以来,FPGA行使已经大幅添长 - 现在整个Stratix产品线都有MCP产品。“他还展现了(未封装的)比来宣布的带有外部GPU的Kaby Lake CPU模块的示例,行使芯片之间的嵌入式桥接器。

"对于来源于迥异代工厂的芯片是否有清晰的封装或郑重性题目?",吾问道"这项技术本就是与供答商相符力开发的收获"他指着各栽MCP模块中的迥异芯片不息说,"这个是来自台积电,这个是来自GF,这些是来自SKHynix的HBM内存堆栈。吾们与通盘的供答商都亲昵配相符,制定了bump冶金规格和原料体积,BEOL介电原料特性,芯片厚度和翘弯度,一切这些芯片的都被表明是相符格的。"

EMIB

嵌入式多管芯互连桥(EMIB)是用一幼块硅在MCP中的两个管芯的相邻边缘之间挑供解放的互连性。EMIB现在集成了四个金属化平面--2个信号和2个电源/地(主要用于屏蔽,但也可用于芯片之间的P / G分配)。

    此外,英特尔的Si团队分析了迥异长度的信号和接地走线的迥异互连拓扑的信号消耗 - 请参见下图。

    英特尔钻研员Ravi Mahajan挑供了相关EMIB的其他技术新闻。他指出EMIB平面的金属厚度介于硅片RDL层和封装迹线之间,实现了互连间距和消耗特性之间的均衡。“吾们现在是2um的线宽和2um线间距,并朝着1um 线宽和 1um线间距辛勤。吾们对EMIB的Si分析外明,长达8mm的长度仍能挑供有余的眼图余量。从概念上讲,EMIB能够达到~200平方毫米。“(例如,相邻芯片边缘之间的距离为25 mm,宽度为8 mm)

现在,桥接器的设计和制造由英特尔ATTD完善 - 自己异国外部设计套件。“在ATTD上嵌入式桥接器的相邻芯片的I / O焊盘平面图的开发是一项配相符辛勤。”,Ram外示。“在VDD IO和GND IO的设计上也考量了从整个封装到EMIB周围及芯片上的周边bump阵列的电压传输。英特尔ATTD还对复相符封装设计进走了炎和死板完善性分析。原由MPC新兴市场的散开程度能够很高,并且原由芯片与EMIB硅和有机基板之间的炎膨大系数迥异,所以bump接触面的炎与死板性能分析至关主要。

显而易见但值得一挑的是,封装中EMIB硅的存在不会作梗将外观贴装无源元件增补到整个组件的传统工艺(例如,往耦帽)。在钻研会上,对背面封装金属环电感器和SMT帽的声援得到了强调 - “自22nm工艺节点以来,英特尔CPU封装集成了电压调节和电压域控制。封装上的电感和电容元件是稳压器设计中行使的降压转换器的一片面。“,Ram指出。和英特尔配相符设计MCP的客户也能够获得此功能声援。

    基于EMIB的设计的特性与行使硅中介层的2.5D封装产品有很大迥异。一方面,原由介质层跨越整个组件,所以Si介质层授予了芯片间连接更大的变通性。(较新的2.5D产品挑供“缝相符”光罩曝光之间的连接迹线工艺,以挑供大于1X最大光罩场尺寸的介质层设计。)相逆地,EMIB手段凝神于相邻芯片边缘(宽,平走)连接。在钻研会中挑到,将多个桥接器集成到传统封装组件和最后封装流程中使得100mmx100mm 介质层尺寸在500mm×500mm有机基板面板上成为能够。具有有机基板的EMIB实现了可不都雅的成本优化

3D “Foveros”

借助Lakefield CPU产品系列,英特尔推出了采用硅通孔的3D芯片堆叠封装产品。下图表明了3D芯片堆栈。

    高级封装研发的重点是缩短TSV和微凸首的节距大幼 - 现在的节距为50um,现在标是为30-35um。这将必要从炎压粘相符转折为稀奇的“同化粘相符”工艺 - 见下图。

    炎压结相符行使压力和温度来融相符两个模面上的裸露焊盘冶金,而同化结相符首于(有些深邃的)抛光工艺,以在模具外观挑供具有几纳米准确控制的“凹下”的焊盘金属。结相符步骤行使(亲水的,极端平面的)模具外观之间的范德华力,然后在退火过程中使金属膨大以产生焊盘连接。

另一个关键的3D封装研发关偏重点是压缩芯片厚度- 高级3D封装的现在标是极力压缩最后组件的厚度。“堆叠芯片的薄化添剧了装配和郑重性题目。”,Ravi M.强调说。他举了一个兴味的视觉例子,“考虑到比一张A4纸更薄的芯片的操作和翘弯请求。”(首首300mm晶圆厚度:~775um; A4纸张厚度:~50um)

在不久的异日,将多个3D芯片组配相符为大型2.5D拓扑的一片面的能力将被挑供,配置Intel ATTD外示为“co-EMIB”。下图表明了3D堆叠芯片与堆叠之间嵌入式桥接的组相符概念。

    Chiplets, KGD’s, and AIB

MCP技术的添速采用将倚赖于普及的芯片组供答,其手段相通于SoC中的硬IP功能。如上所述,英特尔ATTD团队已经解决了主要硅源的物理原料题目,以确保高拼装/测试产量和郑重性。然而,幼芯片I / O之间的电气和功能接口定义必要在整个走业周围内荟萃精力进走标准化,以确保芯片级的互操作性。

英特尔已发布了AIB规范,并且是DARPA“CHIPS”计划的积极参与者,以推广芯片级标准。(DARPA链接,AIB链接 - 必要注册)有些令人惊讶的是,IEEE犹如异国积极参与这项标准运动 - 很快,毫无疑问。

在钻研会上,英特尔ATTD团队外示,下一代芯片级接口规范(MDIO)正在进走内部运动,现在标是将数据速率从2Gbps挑高到5.4Gbps(在较矮的电压摆幅下优化功率)。

    MCP产品设计将不息进走,但采用的添长必要一个清晰的标准 - “用于幼芯片互连的以太网”,正如DARPA的Andreas Olofsson所描述的那样。

基于芯片的设计还有另一个方面,在钻研会上进走了简要商议。MCP的最后后烧入测试产率将取决于已知良益裸片(KGD)幼芯片的测试和郑重性特征。ATTD团队外示,英特尔已对生产ATE设备开发进走了永远(内部)投资。特出的一个特定功能是能够在晶圆级实走添速温度循环测试,快速识别/分类早期失效– 以避免运送到封装拼装的KGD在最后老化后不会产生大的良率亏损。幼芯片“IP”的供答商自然也必要以矮测试成本解决如何挑供高郑重性芯片的题目。

Futures

末了的钻研会演讲来自英特尔钻研员Johanna Swan,他介绍了一些正在进走的高级封装研发。最引人注现在标机会是把迹线连接变成到通孔连接的工艺。不是上图中描绘的大的通孔焊盘到迹线尺寸迥异,“零未对准通孔”将使互连密度隐微改善。下图表明了现在封装迹线-通孔拓扑,以及2-4um走线宽度的新ZMV迹线连接。

现在基于环氧树脂的封装面板采用激光钻孔 - 实现ZMV,一项新技术正在钻研中。(Johanna外示,聚酰亚胺系列的可光成像原料可挑供有余高的通孔密度,但原料,工艺和成本控制请求行使环氧树脂面板– 这就必要稀奇的环氧树脂工艺。)倘若ZMV技术转换对于生产,MCP互连(连线+空间)迹线密度将大幅增补- 当与微凸块间距的改进相结相符时,在大型MCP中实现的编制级功能将是专门令人印象深切的。

    Summary

钻研会有三个关键要点:

•异构多芯片(芯片和/或幼芯片)封装将为编制架构师挑供重大的机会来探索功率/性能/面积+体积/成本优化。

•与采用硅中介层的2.5D封装相比,裸片接口处的英特尔EMIB互连桥挑供了一组稀奇的成本/尺寸/复杂性权衡。

•英特尔ATTD团队致力于为寻求数据驱动市场稀奇产品解决方案的客户挑供先辈的2.5D,3D和相符并(co-EMIB)技术声援。

爽利地说,在比来的微电子学史上,现在答当是产品架构师做事最兴味的时期。

该新闻由智通财经网挑供

 


Powered by 余江人才招聘网 @2018 RSS地图 html地图

Copyright 365建站 © 2012-2013 365建站器 版权所有